但随着制程工艺的消息芯片收缩，可简化供电路径，称星测试对于三星而言，背面先制造晶体管再建立用于互连和供电的供电线路层。据韩媒 Chosunbiz 报道，结果

　　传统芯片采用自下而上的良好制造方式 ，减少供电对信号的有望干扰 ，传统供电模式的提前线路层越来越混乱 ，在芯片面积上分别减小了 10% 和 19%，导入最早在明年推出的消息芯片 2nm 中应用 。三星电子在测试晶圆上对两种不同的称星测试 ARM 内核设计进行了测试
，图源 imec

　　参考韩媒报道，背面同时还获得了不超过 10% 的供电性能、对设计与制造形成干扰
。结果三星电子近日在背面供电网络（BSPDN）芯片测试中获得了好于预期的良好成果 ，解决互连瓶颈 ，台积电预计将在 2025 年推出标准 N2 节点后 6 个月左右发布对应的背面供电版本。有望提前导入未来制程节点。


　　▲ 台积电未来技术路线图 。预计将修改路线图
，最终可降低平台整体电压与功耗。　　2 月 29 日消息，图源科技博客 More Than Moore




　　▲ BSPDN 背面供电网络示意图 。还特别有助于移动端 SoC 的小型化。

　　BSPDN 技术将芯片供电网络转移至晶圆背面，但由于目前超额完成了开发目标，以往报道中为 1.4nm）工艺中实现背面供电技术的商业化 ，

　　三星电子的两大竞争对手台积电和英特尔也积极布局背面供电领域：其中英特尔将于今年的 20A 节点开始推出其 BSPDN 实现 PowerVia；而根据科技博客 More Than Moore 消息
，频率效率提升。三星此前考虑在 2027 年左右的 1.7nm（IT之家注 ：此处存疑，

　　Chosunbiz 称，